金融界2024年2月21日消息,据国家知识产权局公告,高通股份有限公司取得一项名为“用于执行低密度奇偶校验(LDPC)解码的方法和装置“,授权公告号CN110622425B,申请日期为2018年5月。
专利摘要显示,本公开内容的某些方面总体上涉及用于例如使用包括根据高速率核心图的第一层和用于HARQ传输的第二层的奇偶校验矩阵,来解码准循环低密度奇偶校验(QC‑LDPC)速率匹配码的方法和装置,其中,奇偶校验矩阵具有准行正交性或者第二层内的完全正交性。用于执行低密度奇偶校验(LDPC)解码的示例性方法包括:接收与LDPC码字相关联的软比特,并使用奇偶校验矩阵来执行对软比特的LDPC解码,其中,奇偶校验矩阵的每一行对应于被提升的LDPC码的被提升的奇偶校验,奇偶校验矩阵的至少两列对应于被提升的LDPC码的被删余的变量节点,并且奇偶校验矩阵在至少两个被删余的变量节点都连接到的行的下面的每对连续行之间具有行正交性。
来源:金融界