日前UCIe联盟宣布UCIe 2.0规范，增加支持可管理性标准化系统架构，解决SIP生命周期从排序到现场管理的多个小芯片可测试性、可管理性和调试（DFx）挑战。

UCIe联盟表示，UCIe 2.0规范导入可选可管理性特性和UCIe DFx架构（UDA），包括每个芯片测试、遥测和调试功能管理结构，完成与供应商无关芯片互操作性，为SIP管理和DFx操作提供灵活统一方案。

UCIe 2.0规范还支持3D封装，与2D/2.5D封装相较，有更高带宽密度和能效。优化混合键合与凸点间距功能，可大至10-25微米、小至1微米或更小，灵活性和可扩展性更高。

UCIe 2.0规范要点，全面支持任何有多个小芯片的系统级封装（SiP）结构的可管理性、调试和测试。其次支持3D封装，显著提高带宽密度和电源效率。第三是改善系统级解决方案，可管理性定义为芯片堆栈的一部分。再来针对互操作性和一致性测试优化封装设计。最后，UCIe 2.0规范完全向下兼容UCIe 1.1和UCIe 1.0。

2022年3月AMD、Arm、Google Cloud、英特尔、Meta、微软、高通、三星、台积电、日月光投控等宣布成立UCIe联盟，打造小芯片生态系统，制定小芯片互联标准规范。UCIe全名是Universal Chiplet Interconnect Express通用小芯片互联信道，是开放产业标准，目的是封装等级互联。

UCIe联盟希望创建芯片到芯片的互联标准，培育开放的小芯片生态系统，以满足定制封装级集成需求，连接多家供应商芯片。最早UCIe 1.0涵盖芯片到芯片的I/O物理层、协议和软件堆栈等，并PCI Express（PCIe）和Compute Express Link（CXL）两种高速互联标准。2023年UCIe 1.1规范再纳入汽车应用增强功能。

(首图来源：英特尔)